## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-139531

(43)公開日 平成8年(1996)5月31日

(51) Int.Cl.6		識別記号	庁内整理番号	FI	技術表示箇所
H03F	3/45	Z			
H03G	3/10	В			

## 客査請求 未請求 請求項の数8 OL (全 7 頁)


(21)出願番号	特願平6-270882	(71) 出願人 000005108
	·	株式会社日立製作所
(22)出顧日.	平成6年(1994)11月4日	東京都千代田区神田駿河台四丁目6番地
	:	(72)発明者 鈴木 州彦
		茨城県日立市大みか町七丁目1番1号 恭
		式会社日立製作所日立研究所内
		(72)発明者 行武 正喇
		茨城県日立市大みか町七丁目1番1号 株
		式会社日立製作所日立研究所内
		(72)発明者 光本 欽哉
		東京都小平市上水本町五丁目20番1号 株
		式会社日立製作所半導体事業部内
		(74)代理人 弁理士 小川 勝男
		最終頁に続く

#### (54) 【発明の名称】 差動アンプ

### (57)【要約】

【構成】NPN型バイポーラトランジスク対Q1.Q2のそれぞれのベース端子に入力信号S1.S2を入力し、共通接続したエミック端子を定電流源T1を介して低電位電源2に接続し、それぞれのコレクタ端子O1.G2とする。それぞれのコレクタ端子O1.Q2と高電位点1との間にそれぞれ、直列抵抗R1.R2とR3.R4とを設け、直列抵抗の一方と並列に短符手段であるpチャネル電界効果トランジスタMP1.MP2を設け、制御信号C1をpチャネル電界効果トランジスタMP1.MP2のゲートに入力して、負荷抵抗を制御する。

【効果】マスクを変更することなく完成チップで整動アンプの出力振幅を制御倫券のみで変更することができる。



1

2

#### 【持許請求の範囲】

【請求項2】NPN型バイポーラトランジスタ対のベース端子がそれぞれ入力端子に接続されており、前記NPN型バイポーラトランジスタ対のコレクタ端子がそれぞれ出力端子に接続され、前記NPN型バイポーラトランジスタ対のエミッタ端子が定電流源に共通に接続され、前記定電流源の他端が低電位電源に接続されている差動 20アンプにおいて、前記NPN型バイポーラトランジスタ対の前記コレクタ端子と高電位電源との間にそれぞれ第一負荷が接続され、前記第一負荷は、第二負荷の直列接続で構成され、さらに前記 n 個直列の第二負荷F1~Fnの接続端子の、少なくとも一つの接続端子と前記高電位電源との間にそれぞれ p チャネル型電界効果トランジスタを設け、前記 p チャネル型電界効果トランジスタを設け、前記 p チャネル型電界効果トランジスタのゲートが制御信号入力端子に接続されている回路構成を特徴とする差動アンプ。

【請求項3】NPN型バイポーラトランジスク対のベー ス端子がそれぞれ入力端子に接続されており、前記NP N型バイポーラトランジスク対のコレクク端子がそれぞ れ出力端子に接続され、前記NPN型バイボーラトラン ジスタ対のエミック端子が定電流源に共通に接続され、 前記定電流源の他端が低電位電源に接続されている差動 アンプにおいて、前記NPN型バイポーラトランジスク 対のコレクタ端子に、第一負荷が接続され、前記第一負 荷の他端がノードに共通接続され、前記ノードと高電位 電源との間に第二負荷が接続され、前記第二負荷は、第 三負荷の直列接続で構成され、さらに前記第一負荷の接 40 縄端子の、少なくとも一つの接続端子と前記高電位電源 との間にそれぞれpチャネル型電界効果トランジスタを 接続し、前記pチャネル型電界効果トランジスタのゲー 下が制御信号入力端子に接続されている回路構成を特徴 とする差動アンプ。

【請求項4】NPN型バイボーラトランジスを対のベース端子がそれぞれ入力端子に接続されており、前並NPN型バイボーラトランジスを対のコレクを端子がそれぞれ出力機子に接続され、前約NPN型バイボーラトランジスを対のエミッを端子が定道信息T+に再通に接続さ 50

れ、定電流源の他端が低電位電源に接続されている差動 アンプにおいて、前記NPN型バイポーラトランジスタ 対の前記コレクタ端子に、それぞれ第一負荷が接続され、前記第一負荷の他端がノードに接続され、前記第二 り一ドと高電位電源との間に第二負荷が接続され、前記第二 り一方では、第三負荷の直列接続で構成され、前記第三 り一方では、第三負荷の直列接続で構成され、前記第三 り一方でなくとも一つの負荷にカティネル型電界効果トランジスタのドレインが並列に接続され、前記カチャネル型電界効果トランジスタのソースが前記高電位電源に接続され、前記カティネル型電界効果トランジスタのゲートが制御信号入力端子に接続されている回路構成を特徴とする差動アンプ。

【請求項5】NPN型バイポーラトランジスタ対のベース端子がそれぞれ入力端子に接続されており、前記NPN型バイポーラトランジスタ対のエミッタ端子が共通に接続され、前記NPN型バイポーラトランジスタ対の前記コレクタ端子がそれぞれ出力端子に接続され、前記NPN型バイポーラトランジスタ対の前記コレクタ端子にそれぞれ第一負荷が接続され、前記第一負荷の他端が高電源に接続されている差動アンプ回路において、前記差動アンプのエミッタ端子と低電位電源の間に定電流源を設け、前記定電流源の少なくとも一つの定電流源を設け、前記定電流源の少なくとも一つの定電流源を設け、前記定電流源の少なくとも一つの定電流源を設け、前記定電流源の少なくとも一つの定電流源を設け、前記に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタ端子との間に直列にエミッタが接続され、前記エミッタのが一下が制御信号の入力になっている回路構成を特徴とする差動アンプ、

【請求項6】NPN型バイポーラトランジスタ対のそれぞれのベース端子を入力端子とし、前記NPN型バイポーラトランジスタ対のエミッタ端子を共通接続し、前記エミック端子と低電位電源との間に定電流源を設け、前記NPN型バイポーラトランジスク対のそれぞれのコレクタ端子を出力端子とし、前記コレクク端子と高電位電源の間にそれぞれ負荷を設けた差動アンプにおいて、前記負荷の値を制御信号により変更することを持衡とする差動アンプ。

【請求項7】NPN型バイポーラトランジスタ対のそれ ぞれのベース端子を入力端子とし、前記NPN型バイポ ーラトランジスタ対のコレクタ端子を出力端子とし、前 記コレクタ端子と高電位電源との間にそれぞれ負荷を設 け、前記NPN型バイポーラトランジスタ対のエミッタ 端子と低電位電源との間に定電流源を設けた整動アンプ において、前記度電流源の電流の値を制御信号により変 更することを特徴とする整動アンプ。

【請求項 8】請求項 1. 2. 3. 4. 5. 6 または7において、前記負荷を抵抗にした整動アンプ。

【発明の詳細な説明】

[0001]

【極業上の利用分野】本発明は、単導体集積囲路で使用 される差衡アンで囲路に関する。

[00002]

【従来の技術】従来、図7に示すように、抵抗値の異な る抵抗(R1とR4、R2とR3はそれぞれ同じ抵抗値 又抵抗値はR1くR2)をあらかじめ作っておき、差動 アンプの出力振幅を小さくしたい場合は、R1とR4を 接続(ノード3と4、6と7、9と11、12と14を 選択) し、出力振幅を大きくしたい場合は逆に、R2と R3を接続(ノード3と5、6と8、9と10、12と 13を接続)していた。このように、差動アンプの出力 振幅を変更するために、マスクを変更(メタルオプショ ン) することによって抵抗値を変更し、差動アンプの出 10 力振幅を変更していた。

#### [0003]

【発明が解決しようとする課題】このように、従来の技 術では差動アンプの出力振幅を変更するためにマスクを 変更していた、しかし、完成チップにおいて差動アンプ の出力振幅を変更できない問題があった。本発明の目的 は、完成したLSIのチップにおいて、差動アンプの出 力振幅を変更できる差動アンプ回路を提供することにあ る。

#### [0004]

【課題を解決するための手段】NPN型バイポーラトラ ンジスタ対Q1, Q2のそれぞれのベース端子に入力信 号S1、S2を入力し、それぞれのエミッタ端子を共通 接続し、このエミッタ端子を定電流源T1を介して低電 位電源 2 に接続し、それぞれのコレクタ端子を出力端子 〇1. 〇2とする、それぞれのコレクタ端子〇1. 〇2 と高電位電源1との間にそれぞれ、直列抵抗R1、R2 とR3、R4とを設けて負荷抵抗とする。直列抵抗の一 方(例えば、高電位電源1側のR1, R3)と並列に短 絡手段であるpチャネル電界効果トランジスクMP1, 30 MP2を設け、制御信号C1をpチャネル電界効果トラ ンジスタのゲートに入力することにより、負荷抵抗値を 切り換え差動アンプの出力振幅を変更する。

【0005】更に、他の手段として、NPN型バイポー ラトランジスタ対Q1、Q2のそれぞれのベース端子に 入力信号S1、S2を入力し、それぞれのコレクタ端子 を出力端子〇1. 〇2とする。それぞれのコレクタ端子 ○1. ○2と高電位電源1との間に抵抗R1とR2を設 け、NPNトランジスタQ1、Q2のエミッタ端子と低 流源T1~Tヶの少なくとも一つの定電流源と前記エミ ッタ端子との間に直列にαチャネル型電界効果トランジ スタMNI~MNmが接続され、制御信号CIにより、 電流値を切り換え整動アンプの出力振幅を変更する。

#### [0006]

【作用】上配回路構成によって、制御信号により電界効 果トランジスタをサン、オフし負荷抵抗値または電流値 を変更することで適宜差動アンプの出力振幅を変えるこ とができる。

#### [0007]

、【実範例】次に、図1ないし図6を参照して、本発明の 実施例に付いて説明する、

【0008】(実施例1)図1は、本発明の第1実施例 による差動アンプの回路図である。NPN型バイポーラ トランジスタ対Q1、Q2のそれぞれのベース端子に入 力信号S1、S2を入力し、それぞれのエミック端子を 共通接続し、エミッタ端子を定電流源T1を介して低電 位電源2に接続し、それぞれのコレクタ端子を出力端子 〇1. 〇2とする。それぞれのコレクタ端子〇1. 〇2 と高電位電源1との間にそれぞれ、直列抵抗R1. R2 とR3, R4とを設けて負荷抵抗とする。直列抵抗の一 方(例えば、高電位点1側のR10, R3)と並列に短 絡手段である p チャネル電界効果トランジスタ (以下、 pMOSと称す。) MP1、MP2を設け、制御信号C 1をpMOSのゲートに入力する。

【0009】次に、動作について説明する。簡単の為 に、入力信号S1、S2の電位差は、出力振幅がフル振 幅となる100mV以上、また、抵抗R1~R4はそれ。 ぞれ1 k Ω、定電流源T1の電流値は0.5 m Α の場合 を考える。まず、制御信号C1がLoレベルの時はpM OS MP1、MP2はオン状態となる。このためコレ クタ電流 [chはR1(又は、R3)を流れず、バイパス となるpMOS MP1 (又は、MP2) を介してR2 (又は、R4)に流れる。この時の差動アンプの出力振 幅は [ c h \* R 2 (又は、 [ c h \* R 4 ) で約 0. 5 V になる。つぎに、制御信号ClがHiレベルの時はpM OS MP1、MP2はオフ状態となる。このため、コ レクタ電流 [ c ] はR 1 (又は、R 3) とR 2 (又は、 R 4) とを流れる。この時の出力振幅は I c l \* (R 1 +R2) (又は、Icl\*(R3+R4)) で約1.0 V になる。

【0010】このように、制御信号C1により負荷の値 を変更できるため差動アンプの出力振幅を適宜制御でき

【0011】(実施例2)図2は、本発明の第2実施例 による差動アンプの回路図である。差動アンプの負荷と なる部分が第1の実施と異なる。NPNトランジスタ対 のそれぞれのコレクタ端子と高電位点 1 との間に、2 験 以上の負荷F1~Fnを直列に設ける。更に直列接続し 電位電源2の間に電電流源TI~Tyを設け、前記定電 40 た負荷の各々、若しくは、何れかの負荷と並列にpMOS M PI~MPm を設け、制御信号CI~CmによりpMOSを 制御する構成である。

> 【0012】 基本的な動作は第1の実施側と周接であ る。本実施例では制御信号CI~Cmにより負荷の値を 制御するため、より複数の食質の値を設定することが可 能である.

> 【0013】このため差動アンプの資荷抵抗の値を複数 に変更できるため発動アンプの出力接幅を多値に設定す 能となる

【0014】「再验例3)器3は、本発明の第3集遺例

6

による差動アンプの回路図である。pMOSの接続が第2の実施例と異なる。NPNFランジスタ対QI. Q2のそれぞれのコレクタ端子に接続されているn 個直列の負荷 $F1\sim Fn$  の接続端子 $N1\sim N$  (n-1) の、少なくとも一つの接続端子と高電位点1 との間にそれぞれp  $MOSMP1\sim MPm$ を設け、更に制御信号 $C1\sim Cm$  によりpMOSを制御する構成である。

【0015】基本的な動作は第2の実施例と同様であるが、本実施例では、pMOSのソースが高電位点1に接続されているため、複数の負荷にpMOSが各々接続された場合でも、pMOSのオン抵抗による電圧降下が最小限に留められる。

【0016】このため差動アンプの負荷抵抗の値を複数 に変更できるため差動アンプの出力振幅を多値に設定可 能となる。

【0017】(実施例4)図4は、本発明の第4実施例による差動アンプの回路図である。差動アンプの負荷となる部分が第1の実施例と異なる、NPNトランジスタ対Q1、Q2のそれぞれのコレクタ端子に抵抗R2、R3を接続し、抵抗R2、R3を共通接続し、共通ノード20の他端と高電位点1との間に、抵抗R1を設ける。更に抵抗R1と並列にpMOS MP1を設け、制御信号C1によりpMOSを制御する。

【0018】次に、動作について説明する。簡単の為 に、入力信号S1, S2の電位差は、出力振幅がフル振 幅となる100mV以上、また、抵抗R1~R3はそれ ぞれ1k $\Omega$ . 定電流源T1の電流値は0.5mA の場合 を考え、高電位点1の電圧は3 Vとする。まず、制御信 号C1がLoレベルの時はpMOS MP1はオン状態 となる。このためコレクタ電流して五はR1を流れず、 バイパスとなる p M O S M P 1 を介して R 2 (又は、 R 3) に流れる。この時の抵抗R2(又は、RR3)による 電圧降下は、1 c 1 \* R 2 (又は、R 3) で約0.5 V になり、この時の出力電圧は高電位点1-1ch\*R2 (又は、R3)で約2.5Vとなる。つぎに、制御信号 CIがHiレベルの時はpMOS MPIはオフ状態と なる。このため、コレクタ電流IclはR1とR2(又 は、RIとR3)を流れる。この時の抵抗RIとR2 (スは、R 1 と R 3) による電圧降下は、T c 1 \* (R 1 ± R 2) (又は、R 1 ± R 3) で約1.0 V になり、 40 この時の出力電圧は高電位点1-1ch※(R1+R 2) (スは、RエキR3)で約2.0V となる。

【0019】このように、制御信号C1により抵抗の値を変更できるため差動アンプの出力電圧レベルを適宜制御できる。

【0020】(実施例5) 図5は、水発明の第5実施例による差動アンプの回路圏である。整動アンプの負荷及び定電流源となる部分が第1の実施例と異なる。NPNトランジスタサQ1、Q2のそれぞれのエレクタ端子と 高電信点1との間に抵抗R1、R2を設け、エミッタ場 50 子と低電位電源2との間に、定電流源T1、T2を設け、定電流源T2とエミッタ端子との間に直列にnチャネル型電界効果トランジスタ(以下nMOSと称す。)MN1が接続され、制御信号C1によりnMOSを制御する。

【0021】次に、動作について説明する。簡単の為 に、入力信号S1、S2の電位差は、出力振幅がフル振 幅となる100mV以上、また、抵抗R1,R2はそれ ぞれ1kΩ、定電流源T1、T2の電流値は0.5mA 10 の場合を考える。まず、制御信号C1がHiレベルの時 はnMOS MN1はオン状態となる。このためエミッ タ電流は、定電流源T1と定電流源T2の電流値を足し た値なので、1mAになる。また、エミッタ電流とコレ クタ電流 [chは、ほぼ等しいので、コレクタ電流 [c hは1mAとなる。この時の差動アンプの出力振幅は1 ch\*R1(又は、Ich\*R2)で約1.0Vにな る。つぎに、制御信号ClがLoレベルの時はnMOS MN1はオフ状態となる。このためエミッタ電流は、 定電流源T1のみの電流値なので、0.5mA になる。 また、エミッタ電流とコレクタ電流してれば、ほぼ等し いので、コレクタ電流 I chは 0.5 mA となる。この 時の差動アンプの出力振幅はおおよそ 1 c h \* R 1 (ス は、 I c h \* R 2) で約0.5Vになる。

【0022】このように、定電流源の電流値を制御信号 C1により変更することで差動アンプの出力振幅を適宜 制御できる。

【0023】(実施例6)図6は、本発明の第6実施例による差動アンプの回路図である。

【0024】 差動アンプの定電流源となる部分が第5の 実施例と異なる。NPNトランジスタQ1、Q2のエミック端子と低電位電源2の間に定電流源T1~Tyを設 け、定電流源T1~Tyの少なくとも一つの定電流源と エミック端子との間に直列にnチャネル型電界効果トランジスクMN1~MNmが接続され、制御信号C1~C mによりnMOSを制御する。

【0025】基本的な動作は第5の実施例と同様である。本実施例では制御信号C1~Cmにより定電流源の電流値を制御するため、より複数の電流値を設定することが可能になる。

【0026】このように、定電流源の制御を制御信号C 1~Cmで行うことによりコレクタ電流の値を複数に変 更できるため、差動アンプの出力振福を多値に変更できる。

#### [0027]

【発明の効果】水発明の蓬動アンプ回路によれば、マスクを変更することなく蓬動アンプの出力振幅を制御倉手のみで変更することができる。

#### 【図面の面単な説明】

【図1】本発明の第1実施側の整動でよずの堕路図

【图2】 本発明の第2 実施例の整約アンプの回路図

7

【図3】本発明の第3実施例の差動アンプの回路図、

【図4】本発明の第4実施例の差動アンプの回路図。

【図5】本発明の第5実施例の差動アンプの回路図。


【図6】本発明の第6実施例の差動アンプの回路図。

【図7】従来の差動アンプの回路図,

【符号の説明】

【図1】


**3** 1



1 ··· 高速色 着迷 2 ··· 任本位電源 T: ··· 定日武泉 S1、S2 ··· 入力信号 C1 ··· をが信号 O1、O2 ··· 出力潜子 MP1、MP2 ··· pチーキル電解対果トランジスク O1、O2 ··· N P N 型パイポーラトランジスク B1、R2、R3、R4 ··· 抵抗

[34]


3



. 1…高電位点、2…低電位点、3~14…ノード名、S 1、S2…入力信号名、C1…制御信号名、O1、O2 …出力端子、R1、R2、R3、R4…抵抗、MP1~ MPm…pチャネル電界効果トランジズタ、Q1、Q2 …NPN型バイポーラトランジスタ。

[図2]


☑ 2



C1 ~ Cm … が自住号 4/P1 ~ MPm… o チャネル和新効果トランジスク FG1、FG2 … 真符全体名 「F1 ~ Fn … 真符


【図3】

**23** 3




【図5】

図 5



T2--- 定電波源 MH1--- n チャネル電解光果トランジスク


【図7】



3 ~14 … ノード会

[図6]

**⊠** 6



T1 ~ Ty… 定電流運 MNI ~ MNm … n チャネル電源処果トランジスク

フロントページの続き

(72)発明者 秋岡 隆志

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72) 発明者 秋山 登

茨城県日立市大みか町七丁目1番1号 味

式会社日立製作所日立研究所內